芯片解密推動半導(dǎo)體技術(shù)水準(zhǔn)走到極限。　芯片解密在 近50年來被奉為半導(dǎo)體業(yè)界的“金科解密”。它是基于現(xiàn)實推測而出的一種法則，指的是在成本不變的情況下，集成電路上可容納的晶體管數(shù)目按照一定時間呈指 數(shù)級增長。其中，幾乎所有成本的降低，都來自于對晶體管尺寸的縮小和對晶圓直徑的增加。不過，近年來，隨著硅的工藝發(fā)展趨近于其物理瓶頸，越來越多的人指 出芯片解密的滯緩，甚至認(rèn)為解密即將終結(jié)。

　　芯片單片機(jī)的解密跟抄板企業(yè)密不可分，而芯片解密便是抄板企業(yè)旗下的技術(shù)服務(wù)。針對芯片節(jié)目單的瓶頸，抄板企業(yè)也一直在修訂著自己的說法。1965年 第一次發(fā)布時，其預(yù)測是集成電路上的晶體管數(shù)量每一年翻一倍;到1975年，抄板企業(yè)將其改為每2年翻一倍;到1997年，又改為每18個月翻一倍;到 2002年，抄板公司承認(rèn)尺寸縮小開始放緩;2003年，他又指出，芯片解密還可以再繼續(xù)10年。不過現(xiàn)實的情況是，成本問題將使芯片解密提前遭遇天花板。在集成電路領(lǐng)域，scaling曾幫助我們不斷實現(xiàn)更小、更快、更便宜、能耗更低的目標(biāo)。但現(xiàn)在，scaling已不再像過去一樣，同時提供上述所有好處。
　　“從28納米向20納米過渡的時候，我們第一次遇到了晶體管成本上升的情況。而對于一個抄板公 司領(lǐng)導(dǎo)人來說，必須去做利潤的考量。”英飛凌首席執(zhí)行官Reinhard Ploss表示。他指出，雖然從物理的角度來說，目前半導(dǎo)體制造技術(shù)還沒有走到極限，芯片的大小還可以進(jìn)一步縮小，但從商業(yè)的角度來說已經(jīng)遇到了極限。從 技術(shù)節(jié)點(diǎn)的演進(jìn)來看，從90納米走到28納米，晶體管成本一直按照芯片解密所說，不斷下降，直到20納米節(jié)點(diǎn)時出現(xiàn)第一次反轉(zhuǎn)。

　　由于芯片解密影像的延遲實現(xiàn)，原本期待于22納米節(jié)點(diǎn)就引入EUV技術(shù)的制造商們不得不采取備選方案，例如采取輔助的多重圖形曝光技術(shù)等，但這樣會增 加掩膜工藝次數(shù)，導(dǎo)致芯片制造成本大幅度增加、工藝循環(huán)周期延長。目前，16納米工藝成本已經(jīng)很高，如果繼續(xù)采取浸潤式多重曝光微影制程技術(shù)，到10納米 節(jié)點(diǎn)時，成本可能增加至1~1.5倍。此外，隨著scaling的不斷推進(jìn)，工藝制程技術(shù)的發(fā)展在穿孔、光刻、隧穿、散熱等方面上都碰到了越來越多的解密 技術(shù)瓶頸。要改進(jìn)光刻技術(shù)，還要解決散熱問題，同時工藝推進(jìn)所需要的精密生產(chǎn)設(shè)備投入也越來越高，這些都是阻礙半導(dǎo)體發(fā)展按照芯片解密前進(jìn)的挑戰(zhàn)。